在高性能盘算、边沿物联网、人工智能和云盘算等应用领域，要确保先进SoC设计的清静性与准确设置，一次性可编程（OTP）非易失性内存（NVM）至关主要
。随着这些手艺朝着先进FinFET节点生长，OTP NVM的主要性愈发显著
。OTP内存可清静存储数据、敏感程序代码、产品信息以及用于身份验证的加密密钥
。先进FinFET节点的设计、掩模和晶圆本钱急剧攀升（图1），使得一次性流片乐成比以往任何时间都更为主要，而IP可靠性正是实现该目的的要害所在
。新思科技OTP NVM IP解决计划专为7nm及以下工艺打造，能在种种工艺、电压和温度（PVT）条件下清静可靠地运行，是确保一次性流片乐成的要害因素
。

▲ 先进工艺节点的掩模、晶圆和设计本钱一连攀升

反熔丝OTP的基本事情原理

反熔丝OTP由大宗OTP存储单位组成阵列，每个存储单位均由CMOS晶体管组成
。在反熔丝OTP中，未编程的存储单位代表逻辑0，已编程的存储单位代表逻辑1
。OTP刚生产出来时，所有存储单位都处于未编程状态，即逻辑0状态
。对反熔丝OTP举行编程时，需要向编程的位置（目的存储单位）施加高电压
。高电压会使氧化层击穿，在其中形成微通道
。事实上微通道目的在于组成OTP 存储单位的晶体管在栅极与衬底之间形成短路
。微通道允许电流能在晶体管的栅极和衬底之间导通，并且该电流可丈量
。读取OTP时，需丈量栅极泄电流，以确定存储单位是已编程（逻辑1）照旧未编程（逻辑0）
。该历程需要使用高于焦点供电电压(core voltage)的稳固电压，以便在位线上获得足够的电流，从而可靠地读取数据
。

先进节点OTP的可靠性挑

事情电压下的可靠读取

在氧化层更薄的先进节点中，以高于焦点供电电压的稳固电压读取OTP，会增添过失读取的概率，纵然未编程的位也可能被误读为逻辑1
。较薄的氧化层还会使读取的字节内未编程存储单位遭受更高的器件应力
。

确保高编程良率

先进节点工艺的器件泄电流更高，需要更高的电压来驱动足够的电流以便对OTP举行编程
。但高电压可能损坏器件，导致编程失败
。由于氧化层较薄，先进节点OTP更易受高电压影响，可能泛起太过编程
。OTP太过编程会导致编程质量不佳，还会使存储单位不须要地太过袒露于高电压之下
。另外，高电压可能引发编程滋扰，导致相邻的存储单位被意外编程，从而造成过失
。

PPA挑战

较大的泄电流会极大地增添OTP坚持面积竞争力的难度，可能限制其能够可靠支持的最大容量
。编程时间也是影响制造总本钱的一个因素
。对OTP举行编程需要大幅提高电压，而先进节点供电电压较低，因此需要更长的时间才华将电压提升到所需的电压值，以驱动编程电流并乐成对OTP举行编程
。

适用于先进节点设计的可靠反熔丝OTP解决计划

优化存储单位设计

存储单位设计是可靠性的基础
。编程时形成的微通道质量取决于氧化层的击穿水平，而这又与存储单位面积相关
。若是面积过小，击穿氧化层、形成微通道就会很是难题，进而导致编程失败
。面积过大的话，编程时氧化层可能多处断裂
。弱击穿（击穿缺乏）会导致微通道形成不完全，强击穿则会爆发多条能传导电流的微通道
。弱击穿形成的微通道不完全，可能无法传导足够大的电流
。随着时间推移，这些存储单位可能会像未编程的存储单位一样，这种征象被称为“烘烤失效”
。在存储单位较大的OTP中，未编程位置因尺寸问题可能会泛起较高泄电流，影响存储阵列的“空缺良率”，也就是生产后首次测试时处于逻辑0状态的位数占比
。因此，必需仔细选择存储单位面积，以便优化编程时微通道的形成，避免“烘烤失效”，确保编程性能可靠
。

高压元件的稳健模拟设计

OTP读取和编程都需要高电压，该电压由集成电源（IPS）爆发和调理，而IPS实质上是纯模拟电路
。IPS设计关于OTP的正常运行至关主要
。若是用于实现可靠读取和编程的电压泛起波动，会导致数据生涯问题或编程滋扰
。

模拟设计针对编程和读取路径举行了优化，以实现氧化层强击穿
。通过对模拟元件举行细腻设计，可确保在种种PVT条件下实现可靠读取
。

数据完整性信号

读取时OTP输出的数据必需始终可靠
。确保读取数据的完整性关于确定OTP存储的整体可靠性至关主要
。在读取历程中，必需有信号指示OTP输出是否有用，以防电压不稳固造成数据意外损坏
。

先进节点中的PPA优化

存储阵列和模拟电路外设设计

在先进节点工艺中，高器件泄电流是常见问题
。为确保OTP的可靠性，并抵达期望的性能和功耗目的，必需接纳干预步伐
。需要全心设计位线长度和存储阵列宽度，阻止OTP存储事情时泛起过大的IR压降
。别的，治理泄电功耗也很是主要
。通过全心设计存储阵列和模拟电路外设，可以知足SoC要求
。

优化模拟设计

感测放大器用于感测和确定所会见OTP位置的值
。与之前的FinFET节点相比，先进节点下从这些存储单位流出的电流更低，因此感测放大器必需对常见的低电压特殊敏感
。编程速率影响制造本钱，需要通过专业的高压电路设计来优化
。但由于要同时知足以下两个相互冲突的要求，实现起来颇具挑战性：一个是只管减小OTP总面积，另一个是包管IPS中电荷泵提供足够的电流，从而乐成对内存举行编程
。

针对先进节点开发的新思科技OTP NVM IP

可靠性设计

为知足先进节点OTP的需求，新思科技OTP NVM IP从稳健性设计、反熔丝存储单位优化入手（图2）
。高温事情寿命（HTOL）测试批注，差别读取点的存储单位电流没有转变，证实其在种种PVT条件下稳固可靠
。新思科技优化了存储单位面积，以实现准确的氧化层击穿，从而确保了乐成的可编程性、高编程性能和优异的阵列空缺良率
。

▲ 新思科技OTP NVM存储单位针对反熔丝形成举行了优化

新思科技OTP NVM IP解决计划（图3）包括由平铺式存储单位组成的存储阵列、解码器、模拟元件（如感测放大器），以及天生读取和编程所需电压的IPS
。新思科技在设计OTP阵列时，降低了先进节点的泄电流
。其选定的读取电压既能确生涯储单位可靠读取，又能包管数据至少生涯10年
。编程电压和编程的算法设计能够避免意外的编程滋扰
。OTP上的输出引脚有助于确保数据不会被提前读取，从而确保数据的完整性
。

▲ 针对先进节点开发的新思科技OTP NVM IP

新思科技OTP NVM IP通过冈蹲慊，进一步增强了应对随机性制造缺陷和现场故障的能力
。在初始测试时代，每个字节都能纠正泄电位和/或编程失败过失
。若是一个字节内泛起多个过失，可使用特另外修复资源，须要时可替换整个字节
。OTP存储阵列还包括用于存储纠错码（ECC）的冈蹲慊
。

本钱效益

新思科技OTP NVM IP提供多种容量选择，开发者可以凭证SoC的要求选择最合适的OTP容量
。该IP经由面积优化，降低了芯片本钱，并且具备快速编程能力，从而降低生产本钱
。

易于集成

完整的OTP解决计划有一个控制器与新思科技OTP NVM交互，从而治理读写、测试、修复以及ECC编码息争码
。该控制器以RTL形式作为软IP交付，OTP存储阵列和IPS集成在单个硬核中
。为了进一步简化SoC集成，OTP解决计划还支持标准APB接口
。别的，OTP支持标准JTAG 1149.1接口，以便举行测试
。交付项包括须要的综合剧本和约束文件，以资助最终用户实现其设计中的OTP控制器
。

高级清静架构

鉴于OTP在包管先进节点清静性方面施展着要害作用，新思科技推出了一些稳固特征以用于增强清静性；
。每个字节都有读取锁、编程锁，以及核级锁和区块级锁
。OTP编程和测试通过清静的APB接口举行，完成后可锁定该接口，阻止非期望用户会见
。

OTP支持低功耗模式，不使用时关闭存储阵列和IPS，让存储的数据或代码难以被电子窃取和逆向工程
。在检测到黑客攻击时，它可对所有未编程的位置举行编程，实现数据混淆，从而有用阻挡嵌入式OTP的操作
。

控制器实现的清静启动功效确保OTP在锁定状态下叫醒，需要用户明确操作才华改为可读状态
。别的，OTP可设置为差分式读取模式，使黑客难以凭证功耗特征确定OTP存储的值
。

结语

在先进FinFET节点中，OTP关于设置和；oC至关主要
。若选择市场上欠可靠性的OTP IP，可能导致芯片失效，严重影响产品上市和市场份额
。新思科技的OTP NVM IP从设计之初就追求高可靠性、PPA优化和高清静性
。该IP提供了一套完整的解决计划，并包括一个数字控制器，利便开发者将其集成到目的设计中
。新思科技OTP NVM IP已经由验证，适用于7nm及更小的工艺节点
。